Also published as:

JP1030315 (B)

JP1551381 (C)

DE3117719 (A1)

## HIGH EFFICIENCY NON-VOLATILE EPROM AND EEPROM

Publication number: JP57050476 (A)

Publication date:

1982-03-24

Inventor(s):

ERIYAHO HARARI

Applicant(s):

HARARI ELIYAHOU

Classification:
- international:

H01L27/112; H01L21/8246; H01L21/8247; H01L27/10;

H01L29/788; H01L29/792; H01L27/112; H01L21/70; H01L27/10; H01L27/10; G11C11/40; G11C17/00;

H01L27/10; H01L29/78

- European:

H01L29/788B6B

**Application number:** JP19810109538 19810715 **Priority number(s):** US19800184739 19800908

Abstract not available for JP 57050476 (A)

Abstract of corresponding document: DE 3117719 (A1)

The floating gate in an N-channel EPROM cell extends over the drain diffusion region and over a part of the channel to form a "drain" capacitance between the drain and the floating gate and a "channel" capacitance between the channel and the floating gate. A control gate overlaps the floating gate and extends over the remainder of the channel close to the source diffusion region to form a "control" capacitance between the channel and the control gate. These three capacitances form the coupling for driving each cell. The inversion region in the channel directly underneath the control gate is reached directly by a "write or read access" voltage, which is applied to the control gate.; The inversion region in the channel directly underneath the floating gate is reached directly through the drain and control capacitances and the channel capacitance by the control gate voltage and by another write access voltage, which is applied to the drain. The drain voltage is namely coupled to the section of the channel next to the drain through the series drive circuit which is formed by the drain capacitance and the channel capacitance. During writing, hot electrons from the write channel current are directed and injected into the floating gate through the transverse electric field between the floating gate and the channel lying thereunder. Stored injection charging on the floating gate increases the conductive state threshold of the programmed cell, the cell remaining non-conducting during reading. when customary or low access voltages are applied to the control gate. An unprogrammed cell conducts in a way dependent on the low read voltages which are applied to its control gate and to the drain drive circuit. The cell is erased either by ultraviolet illumination or by electrons from the floating gate which tunnel through a region of dilute oxide. The asymmetric arrangement of control gate and floating gate with respect to source and drain makes it possible for the arrangement to be very compact.

Data supplied from the esp@cenet database — Worldwide

#### ⑬ 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭57-50476

	識別記号	庁内整理番号 7514—5 F	❸公開 昭和57年(1982)3月24日
G 11 C 11/40 17/00 H 01 L 27/10	1 0 1 1 0 1	65495B 65495B 67495F	発明の数 9 審査請求 有
·			(全23頁)

**砂高効率の不揮発性EPROM及びEEPRO**M

アメリカ合衆国カリフオルニア 94022ロス・アルトス・フリア

ーズ・レーン2320

顧 昭56--109538

⑪出 願 人 エリヤホ・ハラリ

②出 顯 昭56(1981)7月15日 優先権主張 第21980年9月8日第

アメリカ合衆国カリフオルニア 94022ロス・アルトス・フリア ーズ・レーン2320

重主張 ②1980年9月8日③米国(US)
③184739

ーズ・レーン2320

②発 明 者 エリヤホ・ハラリ

邳代 理 人 弁理士 小橋一男 外1名

明 綳 相

1. 発明の名称

②特

高効率の不揮発性EPROM及びEEPROM

- 2. 特許請求の範囲
  - 1. 被数個のメモリセルを有する半導体メモリ 整置に於いて、各メモリセルはソース領域と、 ドレイン領域と、それらの間のチャンネル領域とを有し、本装置のフィールドは数フィールドの1部の上にのみ形成したチャンネルス トップ領域を有し的記メモリセルと数フィー ルドとの間の容量を減少させていることを等数とする半導体メモリ装置。
  - 2. 上記録 1 項に於いて、前記チャンネルストップ領域は選定した数のソース・ドレイン領域の各々の両側の 1 方にのみ直接隣接して形成し、各チャンネルストップ領域とその隣接ソース・ドレイン領域との間の接合容量を減少させていることを特徴とする半導体メモリ 佐健。
  - 3. 半導体物質内に形成された半導体メモリ接

置で、前配半導体物質の上面の1部にメモリ セル及びアクセス回路が形成され、メモリセ ル及びナクセス回路が形成されていたい上面 部分には本装置のフィールドが形成されてい る半導体メモリ整種に於いて。前配半導体物 質内に形成して複数値のソース・ドレイン領 観を設け、その数にソース倒娘とドレイン領 娘とそれらの間のチャンネル銀娘とでメモリ セルを形成し、各メモリセルは、前紀ナヤン ネル領域の1部の上方にゲート 絶縁層で絶録 して位置させると共に前記ドレイン領域の1 邵の上方に絶縁して位置させたフローティン グゲートと,前記フローティンクゲート及び 放フローティングゲートで被殺されていたい 前記テヤンネル領域部分の両方の上方に絶縁 して延在された制御ゲートとを有し、又前配 半導体物質の不純物と同じ導電型の不純物で 本装置の前配フィールドをより高いドーピン **グ腰度とし、尚とのより高いドーピング機度** は隣接する制御ゲート及び隣接するソース。

(1)

ドレイン領域で囲まれた本装置のフィールド 部分に形成して離れ電流路に対する保護を図 つたことを特徴とする半導体メモリ装置。

- 4. 上記無 3 項に於いて。前記半導体物質内の 不純物よりも高いドーピング後度を有する前 配フィールド内の不純物がポロンであること を特徴とする半導体メモリ装置。
- 5. 上配銀4項に於いて、前配 3 ロンは約 1 × 10 <sup>13</sup> 乃至 5 × 10 <sup>15</sup> 原子数/ cm² の範囲内にあることを特徴とする半導体メモリ装置。
- 6. 上配餌3項に於いて、選定した数のソース・ドレイン値級の各々は、1つのメモリセルのソースとして機能しかつ別のメモリセルのドレインとして機能することを特徴とする半導体メモリ袋置。
- 7. 上配舗 3 項に於いて、前記半導体物質内の不納物よりも高いドービング機度を有する前記フィールド内の不純物が 1 0 12 万至 1 0 12 不納物原子数/ ce² の装面機度に形成されていることを特徴とする半導体メモリ装置。

(3)

導体メモリ装置。

- 12. 上記第3項に於いて、前記メモリセルはN 製基板中にポロンを選択拡散させて形成した Pウエル内に形成したことを特徴とする半導体メモリ装置。
- 14. 半導体物質内に形成された半導体メモリ数能で、前配半導体物質の上面の1部にメモリセル及びアクセス回路が形成されていない上面部分には本装置のフィールドが配出等が、大きり数量に於いて、前配半導体が関づれた形成して複数値のソース・ドレイン領域を設け、その際にソース領域とドレインの観察とそれらの間のチャンネル領域とでメモリ

特開昭57-50476(2)

- 8. 上記餌3項に於いて、前記制御ゲートは、 二酸化シリコン層とその上に強化シリコン層 を頻層形成した複合層によつて、前配フロー サイングゲート及び該フローティングゲート で被覆されていないチャンネル銀域部分から 絶談されていることを特徴とする半導体メモ リ装置。
- 9. 上記額 8 項に於いて、前記二酸化シリコン 層は約5 0 乃至 5 0 0 Å の間の厚さで、前記盤 化シリコン層は約100 乃至 8 0 0 Å の間の厚 さであることを特徴とする半導体メモリ装置。
- 10. 上記第3項に於いて、前記テャンネル領域 配分と前記フローティンググートとの間の前 記グート絶縁層は選択的に減くした領域を有 することを特象とする半導体メモリ装置。
- 11. 上記録10項に於いて、前記ゲート絶縁層の選択的に薄くした領線は約50乃至250人の間の厚さを有し、前記ゲート絶録層は二酸化シリコン及び強化シリコンから成る絶像体の静から選定されることを特徴とする半

セルを形成し、各メモリセルは、前肚チャン ネル悩装の1部の上方にゲート絶縁層 で絶縁し て位置させると共化前記ドレイン領域の1部 の上方に絶縁して位置させたフローティングゲ ートと、前 記 フローテイングゲート及 び数 フロ - テイングゲートで被覆されていたい畝妃チャ ンネル領域部分の両方の上方に絶縁して延在 された削御ゲートとを有し、又前記半導体物 質の不詢物と同じ導電型の不綿物で本装置の 前記フィールドをより高いドーピング森皮と し、尚このより高いドーピング機能は隣接す る制御ゲート及び導電性物質から成り各翻条 部が個々のフローティングゲート内にエッチ ングされる前にフローテイングゲート必形成 される隣径刷条部で囲まれた本装置のフィー ルド部分に形成し、本装置のフィールド金体 により高いドーピング機変を形成した場合の 安合容量と比較してソース・ドレイン値級と テヤンネル領域及びフィールドとの間の扱合 容型を実質的に彼少させることを特徴とする

(5)

半導体メモリ装置。

- 15. 上記部1 4項に於いて、前記半導体物質内の不納物よりも高いドーピング機関を有する前記フィールド内の不純物はポロンであることを特徴とする半導体メモリ接続。
- 16. 上記録 1 5 項に 於いて、前配 ポロンは 約 1
   × 10<sup>15</sup> 万 至 5 × 10<sup>15</sup> 原子数 / cm² の範囲内 にあることを特徴とする半導体メモリ経盤。
- 17. 上記割14項に於いて、選定した数のソース・ドレイン領域の各々は、1つのメモリセルのソースとして機能しかつ別のメモリセルのドレインとして機能することを特徴とする 半導体メモリ装置。
- 18. 上記部14項に於いて、各ソース・ドレイン領域と前記チャンネル領域及び本装置のフィールドとの間の接合容量は、本装置のフィールドの全体に前記より高いドーピング機度を形成した場合の接合容量と比較して約半分に減少されていることを特徴とする半導体メモリ装置。

(7)

に選択的に得くした領域を有することを特徴 とする半導体メモリ装置。

- 23. 上紀郎 2 2 項に於いて、前記グート絶録層の選択的に 薄くした倒壊は約 5 g 乃至 2 5 g Å の順の厚さを有し、前記グート絶録 層は二酸化シリコン及び強化シリコンから成る絶数体の辞から選定されることを格象とする半導体メモリ銀費。
- 24. 上肥第14項に於いて、前配メモリセルを N型基板内にポロンを選択拡散して形成した Pウエル内に形成したことを特徴とする半導 体メモリ装置。
- 25. 上記舗24項に於いて、前記Pウエルは1×10<sup>15</sup> 乃至1×10<sup>17</sup> cm<sup>-3</sup> の範囲内にP製でドープされてかり、前配N型蒸板は3×10<sup>16</sup> 乃至1×10<sup>17</sup> cm<sup>-3</sup> の範囲内にドープされていることを特徴とする半導体メモリ設置。
- 26. 複数個の翻条部状ソース・ドレイン領域を 有し、隣接するソース・ドレイン領域間のフィールド内にチャンネルストッパーを形成し

排開昭57- 50476(3)

- 19. 上記部 1 4 項に於いて、前配半導体物質内 の不純物よりも高いドーピング濃度を有する 前記フィールド内の不純物が 1 0 <sup>12</sup> 乃至 1 0 <sup>15</sup> 不純物原子数 / cm² の設面濃度に形成されてい ることを特徴とする半導体メモリ装置。
- 20. 上記録14項に於いて、前記制御グートは、 二酸化シリコン暦及び留化シリコン層を有す る絶縁層によつて、前記フローテインタグート及び放フローテインタグートで被優されて いないチャンネル領製部分から絶縁されてい ることを特徴とする半導体メモリ整備。
- 21. 上記簿 2 0項に於いて、前配二酸化シリコンは約 5 0 乃至 5 0 0 Å の間の厚さを有し、前配設化シリコンは約 1 0 0 乃至 8 0 0 Å の間の厚さを有するととを特徴とする半導体メモリ 毎載。
- 22. 上記録1 4 項に於いて、前記フローティング・ゲートと前記チャンネル領域の1 部との間の前配ゲート総線層は触記フローティングゲートで重量された前配チャンネルの領域上(a)

た半導体メモリの製造方法に扱いて、各チャンネルストッパー質製を対応する1つのソース・ドレイン領域にのみ 直接貨糧させて形以する工程を有し、その際に各チャンネルストッパ値製とそれに選擇する2つのソース・ドレイン領域との間の最合容量を減少させるととを特徴とする半導体メモリの製造方法。

形成し、その際、各細条部は唯一の対応する ソース・ドレイン 節級 に並 設され数 領域の 1 部の崩瘍上方に延在すると共に散ソース。ド レイン領域に隣接した半導体基板の1部の上 方にも延在する如くなし、各ポリシリコン細 条部の鍼出装節上に選定摩さの絶縁層を形成 し、前記絶暴層上に適定厚さの第2導電層を 形成し、前記ソース・ドレイン領域と並設し て前に形成した複数個の第1組条部と実質的 に直交する複数値の餌2細条部を前記算2導 電層から形成し、前記複数個の第1細条部及 び銀2縄条部で被覆されていない的記半導体 基板の部分に過足不純物を注入して本盤層の フィールド内にチャンネルストッパ餌娘を形 放する各工程を有することを特徴とする半導 体装置の製造方法。

28. 上配額 2 7 項に於いて、本銀盤のフィール ド内の前配不納物は、約 1 × 10<sup>15</sup> 乃至 5 × 10<sup>15</sup> 原子数/cm² の表面鍵度化ポロンを注入 することによつて形成することを特徴とする

縄の製造方法。

- 32 上記第27項に於いて、各ポリシリコン制 条部の 露出表面上に選定厚さの絶象 層を形成する 前配工程で、本線遺体を酸化して各ポリシリコン翻条部の貫出表面上に選定厚さの酸化物層を形成し、かく形成した酸化物 眉上に 選定厚さの 盤化シリコン層 を形成するととを 特徴とする 半導体装置の製造方法。
- 33. 上記部 3 2 項に於いて、前記酸化物層は約5 0 乃至 5 0 0 Å の間の厚さに形成し、前記録化シリコン層は約100 乃至 8 0 0 Å の間の厚さに形成することを特象とする半導体装置の製造方法。
- 34. 上記第27項に於いて、前記メモリセルを N型温板内にポロンを選択拡散させて形成し たPケエル内に形成することを特徴とする半 導体装置の製造方法。
- 35. シリコン基板上にマスキンダ酸化物層を避 定厚さに形成し、前記酸化物層に長尺細条形 状を有し下層基板に選する窓を穿設し、前記

特開昭57- 50476(4)

半導体装置の製造方法。

- 29. 上記期27項に於いて、前記複数個の第1 細乗部はポリシリコンであり、前記複数個の 第2細乗部もポリシリコンであることを特徴 とする半導体接踵の製造方法。

窓を介して前配基板内に選定不納物を導入し て複数個のソース・ドレイン領域を形成し、 前記盤内で前記器板を選定簿さに酸化させて 後の工程で使用する為にシリコン食部を形成 し、前配基板から全ての酸化物を除去し、前 記基板の委歯上に避定摩さのゲート酸化物層 を形成し、前記ゲート酸化物層上に過定厚さ のよりシリコンを形成し、前記ポリシリコン を選定不能物で選定導電型にドープし、前配 ドープしたポリシリコンを複数個の第1細条 部に形成し、その際、各脚条部は唯一の対応 するソース・ドレイン領域に並設され駄領域 の1部の直接上方に延在すると共に該ソース ・ドレイン領域に隣接した半導体表板の1部 の上方にも死在する如くなし、その結果得ら、 れた構造体を酸化して各ポリシリコン細条部 の製出表面上に選定厚さの變化物層を形成し。 前記象化物層上に過定原さの餌2導電層を形 成し、前記ソース・ドレイン領域と並設して 前に形成した複数個の無1細条部と突質的に

03)

- 36. 上記録 3 5 項に於いて、本装置のフィールド内の前配不純物は、約 1 × 10<sup>16</sup> 乃至 5 × 10<sup>15</sup> 原子数/cm<sup>2</sup> の表面機能にポロンを注入して形成することを特徴とする半導体装置の製造方法。
- 37. 上記録 3 5 項に於いて、前記複数個の餌 1 無条部はポリシリコンで,前記複数個の餌 2 細条部もポリシリコンであるととを特徴とする 半導体装置の製造方法。
- 38. 上記録 3 5 項に於いて、本装置の前記フィールド内に注入される前記不納物は前記複数個の類 1 細条部の補完徴破に自動的に自己整

に 直接 関 接 し て 名 チャンネルストッパー 領 域 を 形 成 し 、 ドレイン 及 び ゲート 電 極 に 印 加 さ れ る 高 書 き 込 み 電 圧 で フィール ド 反 転 が 発 生 す る こ と を 防 止 し 、 か つ 隣 接 ゲート 下 方 の テャンネル 領 域 機 部 で チャンネル ドー ピングを 向 上 さ せ て 各 メモリ セル の 響 き 込 み 効 率 を 上 昇 さ せ る 工 程 を 有 す る こ と を 特 敬 と す る 半 導 体 メモ リ の 製 造 方 法 。

特開昭57- 50476(5)

合され、ドレイン及びゲート電極に印加される高書を込み電圧でフィールド反転が発生することを防止し、又各フローテインタゲート下方のチャンネル領域端部でチャンネルドーピンタを向上させて各メモリセルの書を込み効率を上昇させたことを特徴とする半導体装置の製造方法。

- 39. 上記銀35項に於いて、N型基板内に ポロン を選択拡散させて形成した P ウェル内に削配メモリセルを形成したことを特徴とする半導体装置の製造方法。

ΔH

リコン舞用のみを除去する一方前記ソース・ ドレイン領域上に成長させた前記ゲート絶数 層の実質的に大部分を未エンチングのまま残 し、前の工程でチャンネル上に製出させたシ リコン領域内に選定厚さのゲート絶縁層を形 成し、前記ゲート絶縁層上にポリシリコンを 選定厚さに形成し、前記ポリシリコンを選定 不純物で選定導電型にドープし、前記ドープ したずリシリコンを複数個の第1細条部に形 成し、その際に、各細条部は唯一の対応する ソース・ドレイン領域に並設され駄領域の1 部の直接上方に延在すると共に酸ソース。ド レイン領域に隣接した半導体基板の1部の上 方にも延在する如くなし、各ポリシリコン細 条部の鷲出表面上に避定厚さの絶縁層を形成 し。前記絶縁層上に退定道さの部2導電谱を 形成し、前配ソース・ドレイン領域と平行に 的に形成した複数個の第1組条部と実質的に 磁交する複数値の無 2 細条部を前記第 2 導電 層から形成し、前記複数個の紅1網条部及び

07)

語 2 趣楽部で被覆されていたい前配半導体基 板の部分に選定不純物を注入して本装置のフ イールド内にチャンネルストッパ領域を形成 する各工程を有することを特徴とする半導体 装置の製造方法。

- 42. 上配餌 4 1 項に於いて。前記ソース・Fレイン領域上の前記ゲート絶縁層は 2 5 0 乃至 6,000 Å の厚さを有する熱酸化成長させた二酸化シリコンから形成したことを特象とする半導体鉄匠の製造方法。
- 43. 上記録 4 1 項に於いて、前記チャンネル領域上の前記グート絶縁階は約5 0 乃至 5 0 0 Åの厚さを有し、前記グート絶縁階は二酸化シリコン及び盤化シリコンを有する絶縁体の群から避定して構成することを特徴とする半導体設備の製造方法。
- 44. 上記録 4 1 選に於いて、前記チャンネル上の前記ゲート絶縁層の部分は全側面が厚手の熱酸化質で開まれてかり、前記チャンネル領域上の前記ゲート絶縁層の部分への電子的ト

前配ポリシリコンを選定不純物で選定導電型 にドープし、敵配ドープしたポリシリコンを 複数盤の終り細条部に形成し、その際に、各 柳条部は唯一の対応するソース・ドレイン倒 敏に 平行で 骸倒 城の 1部の直接上方に 延在す ると共に設ソース・ドレイン領域に隣接した 半導体基板の1部の上方に延在する如くなし、 その結果得られた構造体を徴化して各ポリシ リコン脚条部の鴬出表面上に選定厚さの酸化 物圏を形成し、第2導電腦を過定厚さに形成 し、前紀ソース・ドレイン領域と平行に前に 形成した複数個の第1細条部と実質的に直交 ずる複数個の額2細条部を前記額2導電層か ら形成し、前配複数個の銅1組条部の部分で 前記役数個の第2細条部の下方に無い部分を 称去し、前記複数個の第1組条部で被覆され ていない前配半導体基板の部分に避定不純物 を注入して本装置のフィールド内にチャンネ ルストッパ領域を形成する各工程を有すると とを特徴とする半導体装置の製造方法。

特開昭57- 50476 (6)

ンネル動作を抑削することを特徴とする半導 体装置の製造方法。

45. マスキング用二酸化シリコン海腸の上にマ スキング用盤化シリコンを形成し、前記銀化 シリコン及び二酸化 シリコンに 長尺細条形状 を有し下層基板に達する窓を閉口し、前記窓 を介して前記据板内に選定不純物を導入して 複数個のソース・ドレイン領域を形成し。前 配装板内の前記載出した蜘条部を測定厚さに 酸化して前記ソース・ドレイン微敏上のフロ ーテイングゲート部分に対するゲート絶無層 を形成し、前配マスキング用鍵化シリコンを 除去しかつ短い酸化物エッチングを行なつて 前記マスキング用二酸化シリコン降層のみを 除去する一方前記ソース・ドレイン領域上に 成長させた前配ゲート絶縁層の実質的に大部 分を未エッチングのまま渡し。前の工程でチ ヤンネル上に第出させたシリコン領域内に選 定導さのゲート絶轍階を形成し、前配ゲート 絶縁層上にポリシリコンを過定厚さに形成し、

ens

- 46. 上記算45項に於いて。前記ソース・ドレイン領域上の前配ゲート終録解は250万至6,000Åの範囲の厚さを有する熱酸化により形成された二酸化シリコンを有することを特数とする半導体装置の製造方法。
- 47. 上配類 4 5 項に於いて。前配チャンネル領域上の前配ゲート絶縁層は約5 0 乃至 500 人の厚さを有し、前配ゲート絶縁層は二酸化シッコン及び翼化シッコンを有する絶縁体の群から選定して構成することを特徴とする半導体装置の製造方法。
- 48. 上記録 4 5 項に於いて。的記チャンネル上の前記ゲート絶縁層の部分は全領面が厚手の熱酸化膜で囲まれてかり。的記テャンネル領域上の前記ゲート絶縁層の部分への電子的トンネル動作を抑制するととを特徴とする半導体装置の製造方法。
- 3. 発明の詳細な説明 本発明は不知発性 EPROM ( 消去及び再審 t 込み可能な読み出し専用メモリ ) 及び EEPROM

(電気的に商去及び再書き込み可能な耽み出し専用メモリ)に関するもので、更に幹細には、各セルの書き込み及び耽み出しを削削する為のフローティンググートを有するEPROM及び EEPROMに関するものである。

従来の装置を割1A図に示してある。フローティンググート114Fに電荷がない場合には、 該装置は通常低スレッシュホールド状態(VT= 十1.0 V)にある。ドレイン120D及び創部グート114C(典型的に、ソース電圧 Vs = 0 V 及び Vc = 20~25 V)に高電圧 VDを印加する なび Vc = 20~25 V)に高電圧 VDを印加する ( VT ≥ + 5 V)にプログラム(即ち、答をシンニ 水のルド電圧間の移行は、第1AMのフローティンググート114Fの下方に矢印で例示した如マントンクリート114Fの下方に矢印で例示しなで、チャンネルのドレイン假ピンチオフ 領域でなったエレクトロンを注入されたエレクトロン

通して瞬間的に電子的導通状態を形成しアレイを携去することも可能である(この現象はファウラー・ノルトハイム導道(Fowler-Nordbeim conduction)として知られている)。

第1人間の装置を使用するメモリアレイにお ける選択的皆を込みの効率には3つの重要な要 因が関与している。第1日、フローティングダ -- P 及び制御ゲート間の容量結合(無1 B 図に おける Cci ) の強度がある。との容量結合の強 皮は、とれら2つのゲート間の幾何学的オーバ - ラップ。及び両ゲート間の絶縁膜 126Cの厚 さと屈折率とに依存する。しかしながら、この 絶縁膜をあまり薄くすると、両グート間に短絡 が生じる可能性があり、特に「書き込み」の際 に高電圧状態が存在する場合に問題となる。無 2及び第3の製因は、ソースとドレイン間のチ ヤンネル長さら、及びチャンネルのドーピング 健康とである。長さしが思かければ短かい程で 表 此P が高ければ高い程。ホットエレクトロン の注入はより高効率となる。しかし、長さしが 特開昭57- 50476(プ)

は、絶縁膜1260及び126Fで基板及び削御グ ートから隔離されたポリシリコンのフローティ ングゲート 114Fに永久的に棚積される。絶縁 膜 1 2 6 Pは 。 通常 、 約 1,000 人の厚さの熱酸化 膜である。フローテイングゲート 114F上に余 分のエレクトロンガ存在するというととは。反 匠(又は「スレツシュホールド」)包圧に差す る為には電圧 Vc をより高い正の電圧とすること が必要である。高スレツシスホールド状態に警 き込まれたセルは、読み取りサイクルの随Vc ガナ5Vである場合には半進しない。 メモリア レイ中の全てのメモリデバイスは紫外線の照射 により消去可能である。との紫外線は捕獲され たエレクトロンに十分なエネルギを与えて。は リシリコンのフローテインクグートからその上 似又は下側の SiO2 層に移動させ、基板又はフロ ーテイングゲートに回収させる(との現象は内 部的ホトエミンションとして知られている)。 一方。フローテイングゲート及び制御ゲート又 は葢板間に強電界を印加し、夫々の SiO2 腹を

20

短かいと、ドレインが高低圧状態にある場合に ソース 1 2 0 6 及びドレイン 1 2 0 D 間 R パンチス ルーガ発生する可能性があり。又、 機度 P 水高 いと、 高低圧状態に かいて 擬合部に アパランシ エブレーク ダ ケン ( 左 だれ 破 療 ) が生じる 可能 性がある。メモリアレイに かいて、 これらの 2 つ の 現象は 絶対的に 回避せねばならないもので ある。

世来技術から明示的に又は暗示的に示唆されていることは、側側ゲート 114 C D ぴファーテインクゲート 114 F からソース 120 8 及びドレイン 120 D への寄生容量は、セル 110 の操作に思じなられるので、自己整合技術によつてである。フローティンクゲート 114 F とドレイン 120 D 間の假方向 野童 C d 1 は、フローティンクゲート 114 F をドレイン 120 D 上の 単位に 追び ひせるので でいるく ずる必要がある。 智 2 ひ みの際には 電圧 Vo が高い値にあるので、アクトと

ドレインとを容量でd1で容量結合され、選択された列上のアドレスされていない各セルは低レベルの導通状態(約10 MA)を示し、これらのセルの機つかを多少オン状態とさせる。64 KのEPROM(256行×256列)はこの影響により数mAという機器の寄生電流を有し、この影響に対してアドレスされたセルの書き込み電流大きのははアドレスされたセルの書き込みでは、アータ機電圧に負荷をかけ、又容を改み効率が減少するのでエラーを発生する恐れがある。この状態は「ドレイン・ターンオン」として知られている。

本発明は以上の点に鑑みなされたものである。即ち、本発明に於いては、以前はEPROMの欠点として考えられていたことを利点として使用し、ピットセルが飲み出される場合に同じドレイン解に最続されたピットセルのドレイン・ターンオンを国建することによってより高速の飲み出しせイクルを可能とし、又読み出しの効率及び速度を犠牲にすること無しにより能率的な

フローテイングゲートを設け、前記ソース及びロドレイン値域間のチャンネル個域の残器とフロテイングゲートの投放の上方でそれらからを総可ゲートを設け、前記フローティングゲートの上方に位置しない前記側がゲート部分は前記側がゲート部分よりもソース及びドレイン間のチャンネル領域の前記フローティングゲートで被優されていない部分により近でなってが置されていることに特徴を有するものである。

本発明では、フローテイングゲートのドレイン領域上方に位置する部分は、従来技術のフローティングゲート構造と比べ、わさとより強くドレイン領域に容貴的に結合される様にたっている。 後つて、従来技術の結合容量で得られる 場合と比べ、フローティングゲート 電位はドレイン電位により近似して追旋するととが可能 もる。一方、従来技術ではこの結合容量はでき るたげ小さくしていた。従つて、本発明の構成 特開昭57- 50476(B)

本発明の再替を込み可能な不御発性 EPROM セルは、ソース領域とドレイン領域とを有する 半導体基板を設け、かなりの部分が前記ドレイン領域の上方に前記ドレイン領域から絶殺され て位置され残りの部分が前記ドレイン及びソース領域間のチャンネル領域の1部の上方に前記 チャンネル領域の1部から絶縁されて延在する

28

に拠れば、垂直電界強度が増加するので、モル のプログラム操作中。即ち響き込み動作中にチ ヤンネルのピンチオフ領域からフローテイング グートへ移動するホットエレクトロンを加速さ せることができる。更に、本発明では次の様々 驚くべき効果を得ることができる。即ち。航み 出し動作中に ドレインとフローティングゲート との間にはより強い容量結合があるにも拘わら ず、アクセスされていないセル中のソース及び ドレイン間のチャンネルはドレイン・メーシオ ン現象によつて導通状態とされることはない。 その理由は、チャンネル領域の1部のみがフロ ーテイングゲートで優われており、一方チャン ネル領域の残りの部分は、本装置の制御ゲート で覆われてかりこの制御ゲート上の低電位によ つて非導通状態に維持されるからである。

ない「トンネル動作」する絶縁層(例えば、 二酸化シリコンや窒化シリコン)を使用する本 発明の1実施例に於いては、ソース。ドレイン 及び基板をゼロポルトに維持したまま制御ゲー ト上の電位を低レベル(例えば、一20V)に 降下させることにより容易にプログラムの客を 込みが可能である。フローテインググート上の エレクトロン(Nチャンネルの場合にはエンハ ンスメント型装置)はフローテイングゲートか ら装置装板へ流出し、従つて特定のセルの記憶 内容が務去される。

本発明の1実施例にかいては、チャンネル値

ØD

を提供するととである。

本発明の他の目的とするところは、より大きな飲み取りスレッシュホールド用窓を有する不得発性 EPROMを提供することである。

本発明の他の目的とするところは、印加丁タ セス電圧に対しより大きな読み出し電流を有す る不得発性 EPROMを提供することである。

本発明の他の目的とするところは、アクセス 用及び注入電荷用に別個のチャンホル部分を有 する不揮発性 EPROMを提供することである。

本発明の他の目的とするところは、書き込み 又は読み出しの際に低レベルの寄生電流を発生 しない不揮発性 EPROM を提供することである。

本発明の他の目的とするととろは、電気的に プログラムを書き込み又電気的に消去するとと の可能な不輝発性 EPROM を提供することであ る。

以下、 添付の図面を参考に本発明の具体的実施の観機に付き説明する。 尚、以下の説明に使用する のに付き次の様に定義す

特開昭57~ 50476(9)

域上でフローテインタグートの1部の下に稼い酸化物の領域な形成されている。との薄い酸化物の領域は、ドレイン容量又は制御ゲート容量を介してフローテインタゲートに比較的高電圧のパルスを印加させ、エレタトロンのトンネル動作を使用してフローティンダゲートに再書き込みを行なうことを可能としている。

従つて、本発明は集積度の向上した不揮発性 EPROMを提供することを目的とする。

本発明の別の目的とするところは、印加した 書き込み電圧に対しより高い注入電荷密度を有、 する不揮発性 EPROM を提供することである。

本発明の他の目的とするところは、より高い 駆動容量を有する不揮発性 EPROM を提供する ことである。

本発明の他の目的とするところは、より効果 的を注入地荷制御を有する不揮発性 EPROMを 提供することである。

本発明の他の目的とするところは、より効果 的な在入電荷等を込みが可能な不揮発性EPROM

**G2** 

**5**.

Vwdニドレイン書き込み電圧

Vwc = 間部ゲート書き込み電圧

Vrc=御師ゲート院み出し電圧

Vrd =ドレイン読み出し電圧

不揮発性 EPROM 210 ( 無 2 A 図 ) はフローテイングゲート 214Fを有し、 敲フローテイングゲート 214Fを有し、 敲フローテイングゲート 214Fは、その大部分がドレイン 220D とオーパーラップしてドレイン対フローティングゲート 容費 C d 2 を形成しており、 又ドレオーバーラップ ( 重 量 ) して容量 C f 2 を形成している。 制御ゲート 214C がフローテイングゲート 214F上方に延在してかり 従来技術のセル110に おける優に容量 C c 2 を形成している。しかしながら、 割御ゲート 214Cは、ソース 2208に 確する テャンネル部分 218C′に 近極 部分 214C′とデャンネル部分 218C′との間に容置 C b 2 を形成している。 書き込み動作の 懸に、

63

ドレイン書き込み製圧 Ved はソース 220 Sから ドレイン 2 2 0 D への加速用電界を確立し、又 直列給合容量 Cd2 及び Cf2 ( 病 2 B 図 参照 ) を介してフローテイングゲート 214 P上の残留 エレクトロンを再分布させる。ドレイン220D 上に容量Cd2の1部を形成するフローテイング ゲート 214Fの部分には負の 電荷 が蓄積し、チ ヤンネル部分218F上に容量Cf2の1部を形成 するフローテインググート 214Fの部分には正 の匍有が萎積して。チャンネル部分218F内に 反転領収を確立する。基本的に、ドレイン拡散 領域 2 2 0 D は第 2 の例如ゲートとして使用され、 費を込み単圧 ∀wd ( これは 制御ゲート上の 眷き 込み幅圧 Vwc と同時にドレインに印加される) に応答してソース 220Sとドレイン 220Dとの 間に強い横方向選挙を形成するのみならず。テ ヤンネル部分 218F からフローティン クゲート 214Fへのホットエレクトロンの庄入を向上さ せる為に酸化物 226Fを機切つて強い縦方向の 世界を形成する。

(35)

うととであり、即ちその注入はドレイン拡散質 娘から高々 1 4m 離れた箇所で総とるというとと である。とのことは、後述する如く、舞 3 A 図 及び第 3 B 図に示した高集徴度アレイにかいて、 偶発的な書き込み攪乱を防止する上で特に有用 な稀点として使用されている。

試み出し動作中に、配質内容 Qj(フローテインクゲート 214F上の電荷)が審意込まれているせんは 選いスレッシュホールドを有し、非導流が 競を維持する。しかしながら、電荷 Qjのない プログラムの響き込まれていない セルは、 であばい アクセス 電圧 Vrc 及び Vrd に 応答しりない ない は い で 及び Vrd に 応答しりない ない は が 選 となる。 従来のセル 110 とりも セル 210 内の配動容量が増加しているというとと (これは 従来のセル 110 と比べ容量 Cd2の を (これは 従来のセル 110 と比べ容量 Cd2の で も る) は、フローティンタゲート 214Fにより 高 密 変の 電 田 で り で とない で とない で とない まない 間 脚を 改善する ことができる。

特開昭57- 50476 (10)

創御ゲート 2 1 4 C に 印加された 創御ゲート 書 き込み電圧 Vwc は容量 Cb2 を介してチャンネル 部分 2.1.8C' を反転させ。 その際にプドレスさ れたセルのナヤンネル 218を横切つて導通路を 完成する。又、制御ゲート書き込み電圧 Vwcは、 容量 Cc2 によつて絶縁膜 2 2 6 C 及び 2 2 6 F を検 切つてフローティンクダート 2148下方のチャ ンネル部分 218F内に反転領域を形成するのに 買献する。ソース 2208 からのエレクトロンは、 ドレイン書き込み電圧 Vwd によつてチャンネル 218の2つの反転領域に沿つて横方向に加速さ れる。制御ゲート書き込み電圧 Vwc 及び容量 Cd2によりフローティングゲートに接続された ドレイン背き込み電圧 Vwd によつて形成された 容量CI2を検切つて形成された世界224Fによ り上記ホットエレクトロンの値少部分が絶縁体 226Fを模切つてフローティンタゲート 214F 内に住入される。ととで注意すべきことは。ホ ットエレクトロンの住入は基本的にはチャンオ ル 2 1 8 F のピンチオフ 領域 内 でのみ生 じるとい

aa

### 直列チャンネル制御

2 個の独立な容量で12 及びでb 2 によってチャンネル 2 1 8 を直列制御し、部分的にアドレスしたせいを検切って(即ち、対応する電圧 Vwe が存在せず電圧 Vwd のみによってアクセスされたせいを検切って 6 世上している。 N チャンオーンオン電流の発生を防止している。 N チャンネーンオン電流の発生を防止している。 N チャンネーンオン配は、 電圧 Vre ( 競み出し電圧) によってチャンネル部分 2 1 8 で に、 又電圧 Vrd ( 競レイン 2 2 0 でに 印加されるドレイン 2 2 0 でに 日加されるドレイン 2 2 0 で 日からない。 衛圧 Vre は チャンネル電がを維持する為のものである。

アクセスされていないセル ( 即ち、電圧 Vre も Vrd も 印加されていないセル ) 及び部分的にアクセスされたセル ( 即ち、電圧 Vrd のみ 4 印 かったれているセル ) 内にかいてチャンネル 218 を模切つで表面でのパンチスルーは起こらない。何故ならば、パンチスルーの為に必要とされる...

直列皮垢の少なくとも1個が存在しないからで! ある。従つて、チャンオル 218 の長さは、従来 のセル 110 のパンチヌルー祖 昇を越えて更に短 かくすることが可能である。アクセス側側の為 にチャンネル 218 を 2 つの独立した 部分 218C' 及び218Pに分割するということは,各部分にお いて異なつたドーパントレベルにすることがで きるという設計上の選択性を向上させている。 どちらか一方义は両方のチャンネル部分のドー パントレベル。従つてチャンネル反転メレッシ ユホールド電圧を下げ(又は上げ)て各設計条 件に適応させることが可能である。例えば、部 分 21 8 C′ 内でのスレッシュホールドを低下させ ることにより、書き込み効率に悪影響を与える こと無しに飲み出しの際にセルの駆動を上げる ととができる。 告き込み効率は部分 218 F内の ドーピング機度に比例的に依存するものである。 高密度単一拡散の実施的

EPROMアレイの集積度は、解接する拡散領数320L及び320Rとの電圧関係に依存してソ

の)の方が望ましい。何故ならば。アレイの集 根据を上げるにとかできると共により平坦な形 状が得られるからである。又、両機関のチャン ネルストップ用ポロンのイオン往入を含き込み の瞬に有効に使用することが可能である。何故 ならば、解後の高温処理の数化。往入された不 鞠物が分離假域からチャンネル領域内に模方向 飲散するので。チャンネル雑部でのチャンネル ドーピング農度をかなり上げるからである。従 つて、チャンネルの韓部はナロクラミング、別 ち内容の配性が優先的に行なわれる領域となる。 高雄鹿のチャンネルストップ用イオン狂入を行 なうことによつて。チャンネル318㎡,318℃ の残りの部分でのチャンネルドーピングをNチ ヤンネル・エンハンスメント型装置に備かに正 の報歴スレツシュホールド鬼圧を与えるに十分 なだけ低く保持することができる。

各鉱散倒坡 3 2 0 は、各 8 行ないし 1 6 行毎に それと並列して設けられた金属超 3 3 5 と場通路 ないし接続額 3 3 7 を介して接続されている。 従

時間昭57- 50476(11) ース又はドレインとして機能する単一拡散領域 320 ( 餌 3 A 。 3 B 図 4 服 ) を使用することに より増加することができる。プレイ340内の各 拡散領域320(例えば。拡散領域3201,320, 320R)は、その上方にメーバーラップ、即ち 重量する全てのフローティングゲート 3 i 4 F K よつて共用されるピット線を形成する。顔如グ - ト 3 1 4 A , 3 1 4 B , 3 1 4 C 好は拡散観観 3 2 0 と直交して設けられており、任意の2つの拡散 領域 320 川のチャンネル部分 318℃ 及び318F を介してチャンネルの導通を制御する。各拡散 餌切320は両側に失々チャンネル部介318℃ 及び318Pを有する。隣接する行間(例えば、行 314Aと314Cとの間)の空間319は分離領域 であり、自己整合型チャンネルストップ用イオ ン在入とそれに引き続いて長時間の酸化を行る りにとによつて、又は従来のアイソアレーナナ ロセスの分離方法によつて形成することができ る。とこでは、最初に挙げた分離技術(即ち、 チャンネルストップ用イオン旺入を使用するも

来のセル110では各2つのセルのに接続線があるで必要としてかり、隣口のなかなななななななながなかった。であるでは、8個なないではなかでは、8個なないし16個のセルによつでもであるがは、8個なないといるとなるでは、8個なないがあるとなるので数がなったが、回路というができるので数がない。それであるとはないであるとはないである。で数がありた原因とはならないとなった。なりませるとなってはあります。これはないでは、ではないないでは、できるので数があった。

整版契約例 310で使用されるプロセスは、 2 重ないしは 2 段階 ポリンリコン・プロセスでー プロセスの初期段階に 設ければ たらないフロー テイン グゲート 314 F の下方に 位置 するドレイス となる といって とした るが、 サングステンプが付加される ことと なるがに マス なけかされた な数値 収は、 機密 な 局 辺 値路 に 使 用する 別の レベル の内 部 配 触 として 使 用する プロ とが可能である ( スタンダード な 自己 整合 ナロ セスではポリシリコンの下に拡散領域を設ける ことはできない。)。次に、高集務度アレイ央 施例の完全なプロセスに付き説明する。

アレイ 3 4 0は。偶発的な書き込みや韻つた説 み出しお起こらないことを確保する為に特別の 奢を込み及び観み出し電圧条件を必要とする。 第3B図に示す如く、セルA2が高スレッシュ ホールド電圧状態に書き込みが行なわれる場合 には、列335(列335が接続鏡337を介して ドレイン領域320に接続されているのでその下 層のドレイン領域320も)は+15V(即ち。 Vwd = 1 5 V ) の電圧とされ、他の全ての列は 0 Vにされる。制御ゲート行 314Aは約+20V (即ち、Vwc = +20V)とされ、他の全ての 行は0Vとされる。従つて、セルA2はホット エレクトロンの注入を行たりのに適合する電界 条件を有し(即ち、ソース320Lからドレイン 320への水平方向電界。及びソース 320 L とど レイン 820との間でゲート 314の下方にかいて Nチャンネルからフローテインクゲート 314F

はフローテイングゲート A 3 上ではなく側側ゲート 3 1 4 A 上に全で問題なく集積される。更に、本袋 置 3 1 0 が非対称であるので、容貴 C 1 3 を 横切つての電界はセル A 2 のものよりもセル A 3 の フローテイングゲートは(容貴 C d 3 を介して) 0 V にある拡散領域 3 2 0 R に接続されてかり、一方セル A 2 のフローテイングゲートは + 1 5 V にある拡散領域 3 2 0 に容量的に接続されている。

上述した如く、本発明では装置 3 1 0 の非対称 構成を有効に利用しており、アレイ 3 4 0 の極め て 高密度の注入を可能としている。アレイを製 造するに当り、フローテイングゲート 31 4 F は 拡散 飯 数 3 2 0 の左側 0.5 乃至 1.0 μm 以内に近 づかない 様に注意すべきである。即ち、制御ゲート部分 31 4 C' 下のチャンオルは十分に 長く、 そのドーピング 農民は適切に 調節されていて 要セルが書き込みか行なわれない 機にすべきで 偶発的な書き込みか行なわれない機にすべきで 特開昭57- 50476(12)

への垂直方向電界)、フローティングゲート 314Fへの電荷狂入によりプログラム化。 即ち 記憶内容の費を込みが行なわれる。セルB2は 正確な Vwd 短圧(即ち、ドレイン皆を込み電圧) を有するが、飼餌ゲート 3.1.4.B 上の電圧が低い のでチャンネル電流を有さない。セルA1は反 転したチャンネルを有するが。ドレイン領域 335L及びドレイン質域 320L上の電圧 Vwd が 低いので加速用の水平方向電界を有していない。 セルA2以外にはセルA3のみが。ソース及び ドレイン領域間に形成された加速用の水平方向 • 電界及びホットエレクトロン注入用の強電界で 反転されたチャンオルの両方を有する。しかし ながら、ドレイン320Rの電圧が低く(0V)。 本装置 310は非対称であるので。セルA3のフ ローテイングゲートはチャンネルピンチョフ鎖 **杖と重量関係にない。眩チャンネルピンチォフ** 領域は、特定の電圧条件下において、拡散領域 320から約I AM 離れた箇所で発生する。従つて、 チャンネルから住入されたホツトエレクトロン

**8** 2 a

せんがCd3 > Cc3 ( Cの関係は影線膜の厚さ、及びオーバーラップ、即ちな優値機を適当に選択することにより満足される) である様に製造されると、「審を込み」の際にかいて Wec 上りも 製圧 Vwd が支配的となり、従つて Vwc 上の電圧は Vrc と同じく + 5 V にすることが可能である。 このことは 国路設計上の利点である。 何故ならは、全部の行デコード 回路を、 脱み出し及び省を込みの両方の場合に 低型圧 範囲であっ

40

セルA2を飲み出すには機つかの方法がある。例えば、1つの方法では、335Lのみを0 V とし、全ての列335を+5 Vにさせる。そして、行機314Aのみを+5 V としその他全ての行を0 V とする。セルA2が低スレッシュホールド状態にあると、列335(ドレイン)と335L(ソース)との間の直列チャンネルを介して列335を0 Vに向かつて放電させる。列335の電圧降下は列の底部にある電荷センス増幅器で検知さ

れ、列 3 3 5 上の電圧(等価的には、ドレイン 3 2 0 上の電圧) が + 5 V よりも数百 2 9 ポルト 降下した後にランチされる。セルA 3 のソース (3 2 0) は、その制御ゲート電圧(3 1 4 A) から完全なトランジスタスレンシュホールド電圧 分以上に降下することがないから、セルA 3 は 導 強 状 態 とは ならない。

セルム 2 が高スレンシュホールド状態にあると、上のパラグラフに配配した条件下では減透状態とはたらず、列 3 3 5 (又は320)を+5 V のままに維持する。センス増幅四は、列 3 3 5 上の電圧降下をセルム 2 と同様の基準セルを 10、310 (天々 飯 2 図及び 第 3 図)では自由度が増加しているので、回路 散計者は基準セルにアレイーのセルとあまり変わらないフローティングゲートとドレイン間のオーバーラップ上に中間でよいな発生する為の複雑な手段を設けると 無しに「0」及び「1」の2つの状態間の中間レ

上式(1) において、電荷量 QPG はフェーテイング ゲート上の余剰電荷 (エレクトロンの場合は負) である。装置 1 1 0 の典型例に対しては以下の様 な値を有する。

(17)

Cd1 = 1 0 Co Cf

Cf1 = 5 Co

Cal - 0.5 Co

Cd1 = 0.5 Co

ととで、Co はその大きさがフローテイングゲート 114Fの周りの絶縁分離層の厚さ及び誘電率に 依存する何等かの単位容量である。

Q20 = 0 (配像内容が答き込まれていない状態)の場合には、上式(1)から次の嫌になる。

飲み出し(VD=VG=5V: VPO:10=3.3V (1a)

V s -- V s -- Q V )

省を込み(VD=VG=15V: VrGito=9.8V (1b) V8=V8±0V)

一方。本発明のセル 210 は次式で与えられるフローティングゲート電圧を有する(第 2 B 図参照)。

$$V_{\text{FGRIO}} = \frac{Q_{\text{FG}} + (V_{\text{CC}} + V_{\text{DC}} + V_{\text{DC}}$$

4568857- 50476 (13)

ベルにセンス増幅器の動作点を設定するととができる。 尚、この様な中間電圧レベルはプロセス変動により敏感である場合が多い。 しかしななら、 書き込み及び読み出しの上述した方法は幾つかの方法の りち単たる I 例にしか過ぎないととに注意すべきである。

アレイ 3 4 0 内の金てのセルから配位内容を消去するには、従来の全てのフローテイングゲート整置に於ける硬に、紫外部照射で行なり。しかしながら、別の契約例として後述する如く、いくつかのプロセスを付加するだけで電気的な消去を行なりことも可能である。

#### 増加した分布容量

フローテイングゲート装置においては、それに 物理的に結合された電圧及び容量から引き出した電圧を有するととが可能である。 従来の装置 110 においては、この電圧は次式で与えられる (統1 B 図 4 級)

$$V_{FG110} = \frac{Q_{FG} + (VcCc1 + VsCs1 + VdCd1)}{(Cd1 + Cf1 + Co1 + Cd1)}$$
(1)

(4.8)

装置 2 1 0 の典型例に対しては、動出したのと同じ単位容易 Co を使用して次の敬に姿わせる。

Cc2=12 Co , Ct2=2.5 Co , Cd2=10 Co.

と と では 、 ドレイン上に付加的なフローティンググート部分があるので Cc1 と比較して Cc2 が増加している。 テャンキル (218F) の半分だけがフローティンググート 214 F に結合されているので Ct2 は Cf1 より小さく なつている。ドレインにわざとオーバーラップさせてあるので Cd2 は増加している。

フローテイングゲート 214Fとドレイン間の 絶縁層は単結晶シリコン上に態酸化成長させた ものであり、従つてより薄くすることができる ので、多結晶シリコンフローテイングゲートも 気上に成長され容益 Cc2 を構成する 危線層 のも のよりもより大きな単位面積当りの容量とする ことができる。フローテイングゲートはソース 拡数観響とオーバーラップしてはならないので Cc2 はゼロである。 Qrc = 0 の場合に、上式(2) から次の側が得られる。

(9

数外出し (Vp = Vc = 5 V : Vrosco = 4. 5 V (2a)
Ve = Vs = 0 V )

警包込み(VD≈Vc=15V; Vrazio=13.5V (2b) Vs≃Vb=0V)

眺み出しの際に敗火の駆励を得る為に、 健圧 VPG は出来るだけ高くしてチャンネル 118 又 は 218Fを強く反転させるべきである。 戸一の トランジスタ・チャンネルの幅及び長さに対し、 式(18),(24)が示す如く。セル210はセ ル 1 1 0 よりもかなり大きな駆動を有する(何故 たらは、駆動は(VPG-Vt)。化比例するからで あるo 但し、 Vt はフローティングゲートのスレ ツシュホールド世圧で、剃+ 1.0 Vである)。 同様に、書き込みの際に最大の住入選昇を得 る為には、電圧 Vro はできるだけ高くすべきで あり、式(1b),(2b)が示す如く、セル 110 よりもセル 210 の方がかなり高くなつている。 更化。 延圧 VP0216 は電圧 VP0110 よりも 3.7 Vだ け高いので、書き込みパルスの終りに貯蔵され る正味余利能荷QF4は、セル110のものに比べ

圧との間の関係は、餌4図の下の曲線の最も左側の3つの点で示される。本発明の額成では、フローテイングゲートの電圧は5ポルトのドレイン電圧に対し既み出し期間中に4ポルトの少し下から5ポルトの少し下へ変化する。しかしなから、従来の構成においては、フローテイングゲート電圧は3ポルトと約3.75ポルトとの間を変化するものであつた。

间級に、暫を込み操作の場合において、従来の数値では、容量比 Cd/Ce が 0.2 以下の場合にフローテインググート上の電圧は約 8 ~ 1 1 ポルトの間を変化している。しかしたがら、本発明の構成によれば、審を込み操作の場合に、フローティンググート電圧は約 11.5~1 4 ポルトの間を変光している。これらのより高い電圧値は、特に、変楽している。これらのより高い電圧値は、特に、強度と本発明との整異を変わして対象の増加を表けるにおけるチャンスの増加を表わしている。

持開昭57- 50476 (14)

せル210内には3.7 Vの特価分だけ高くなる。 換質すれば、「0」及び「1」状態間の電圧窓 は高々3.7 Vに迄増加され、その結果不輝発性 を改善するととを可能にしている。叙上の設製れ から明らかな如く、セル210,310の改善され た既み出し及び書き込み効率は、より小型の(よ り高集積度の)セル、又はより低い操作電圧と する為の基礎とすることができる。更に、単に Cd2 成分を増加又は減少させることによりセン な増幅器の数単セル上の電圧 VPO を変化さま項 は式(2)から明らかである。

無4図に示す如く、従来技術のCd/Ccの限界値である約0.2以上に於いて、本発明の構成によればセルの書き込み操作の際にフローテイングゲート上の電圧は数ポルト分増加し、セルの読み出し幾作の際に約1ポルト分増加する。 従来のセルはCd/Ccの比が0.2以下で操作されていた。即ち、読み出し操作の際のフローティングゲート上の電圧と例えば5Vのドレイン電

#### 饭 気 的 消 去

広範囲の適用にないて、フローティングゲー ト上の電荷 Qrc を消去する為に紫外線を使用す ることは不便である。 報酬 210,310を修正し て聞気的に消去する様にするととが可能である。 これは、フローテイングゲート 2I4F と碁板 218との間の絶縁層が十分に称く高電界条件下 においてトンネル現象による電子的導通を貯容 する小領域 215F,315F,567F を付加する ことにより実施可能である。トンネル現象によ る電流は。 験小領域 3 1 5 P を横切つて印加され る電界に指数的に依存する。例えば、107の 印加賀圧に対し、小領域 3 1 5 Fは 1 mA/c=2 の 電流密度の電流を流すか、8 V の印加塩圧に対 しては、1 nA/cm² の密度の電流を流すにすぎ ない。本実施例においてはこの極めてシャーナ な組界依存性を有効に利用して非過定状態にあ るセルに偶発的に背き込みを行なつたり。前去 したりすることを防止している。

整體 210,310 の場合と同様に、暫き込み操

作はホットエレクトロン注入と或る程度のトン オル刈象とによつて行なりととができる。装置 210,310の場合と同様に、部分的に選択され たセルにはホットエレクトロン在入が超とらず。 又とれらのセルではトンネル現象が起とるとと もない。何故ならは、電圧 Vo 及び Vc の1方の みが書き込み用の高端圧状態にあり両方ではな いので、塩圧 Vea は効果的なトンネル現象を行 たう為のスレッシュホールド電圧以下にあるか らである。例えば、小倒娘 215Fの厚さ及び醇 世串の値から。トンオル現象を得る為には電圧 VPC か9V(Va = O Vとして)を越えたければ ならないとしよう。すると、式似から、(Ct2 = 2 Ca として) 瞥き込みをされたセルは Vza = 18.5 V (以前と同じ)とたりトンネル現象を超 こさせるが、部分的に アクセスされたセルは VPa = 6. B V ( Vc = 1 5 V , Vp = 0 V ) 、又は Vra = 5.7 V ( Vc = 0 V , Vp = 1 5 V )  $\vec{c}$   $\vec{b}$ り、とちらの場合にもトンネル現象を超こさせ るには低端ぎる。即ち、ここでドレイン結合容

て完全を消去が行なわれる迄トンネル消去を著しく向上させる。典型的には、これに 1 万至10マイクロ秒かかる。

次に、本発明のセル及びメモリアレイの製造 プロセスに付き説明する。

特備の57- 50476(15)

量 Cd2 を使用してサレイ中の選択されたセルでの 電界を増加させており、非選択の金てのセルで の電界を抑制させている。

消去を行なりには、典型的には一 2 0 Vのパルスを行 3 1 4 に 印加し、全ての列拡散 領域 320 及び基板 3 1 1 を接地する。すると、式(2)から アクセスされた行に沿つてのセルは次のよりにな

$$V_{FQ} = \frac{Q_{FG} + (-20 \times 12C_0)}{C_{T_0 tal}} = \frac{Q_{FG} - 10}{C_{T_0 tal}}$$
 #2.1 (3)

Qrc = 0 (配懂内容無し)の場合には、視去 電界は弱いが、トンネル現象による消去(エレクトロン放出)が持続され、テャンネル部分 318Fのスレッシュホールドをデブリション状 酸とさせる ( このことは、エンハンスメント 大 題を維持する 医列チャンネル部分 318 C がたか つたとしたら 不可能であろう)。 Qro が負の場 合(配位内容を有する場合)には、フローティ ングゲート上の余剰エレクトロンが除去され は、これら全ての余剰エレクトロンが除去され

56

る大きなPウエルから電気的に分離させたPウエル内に制御回路を作ることができるので。回路設計者に設計上の付加的な柔軟性を与えることになる。 従つて、正の供給電源からチップ上に負の電圧を発生させたり、アレイのPウエルに高プログラミング電圧を印加させる一方。 別のPウエル内に作成した周辺デバイスには印加させない様にすることも可能である。

数初に、スタンダードを酸化技術を使用してマスキング用酸化物を約2,000 Åの厚さに成長させる。次いで、長尺翻祭形状で下順の基板に達する様に熔を酸酸化物に開口させる。

次に、拡散又はイオン注入等の従来のドーピング技術を使用して上配器口を介して搭板中に砒素又はホスホラスの様な選定不純物(即ち、ドーパント)を導入して、セルを構成すべき複数個のソース・ドレイン領域(520DL,520D及び520DR; 第5A図参照) を形成する。一般に、これらの領域のドーパント機底は。これらの領域のパーパント機底は。これらの領域のパーパント機底は。これ

ち、トーパント 濃度は 10<sup>18</sup> 原子数/cm<sup>3</sup> を 越えた 飯で ある )。 各領 城は、 それに 印加されるパイアス 電圧により ソース又は ドレインとして 機能可能であり、 従つてこれらの 領域の各々はソース・ドレイン 領域と呼ばれる。

次に、本構造体を配化させて各ソース・ドレイン領域 5 2 0 で約 1,000 Åのシリコンを消耗させてドーパントをドライブ・インすると共に、 後工程でのマスクアライメントの為の段差をシリコンに形成する。マスキング用酸化物の下のシリコンはソース・ドレイン領域内のシリコンよりもかなり遅い速度で酸化される。この後に、ウェハより酸化物の全てを鉛離する。

類 2 契施例に於いて、ソース・ドレイン領域を形成する為のマスキング層は、二酸化シリコン解析(5 0 人以上)上に強化シリコン層を積値して約 1,000 人の厚さ(餌 6 人効中、550 及び560)にしたものである。次いで、この強化シリコン層及び二酸化シリコン層内に下層の基板に選し長尺の細条部形状の熔を所要数穿設

59

ドレイン上の絶縁層及びチャンネル上の絶録層 の糾者を形成するステップにおいて同時に形成 するが、第2実舶例においては、これら2つの 假娘のゲート絶録層は失々独立のステップで形 战するので、失々の厚さ中成分の選択にそれだ け余計な自由度があり。従つて単位面積出りの 容貴を調節可能である。式(2)に示した様に、容 はCd2及びCl2の相対的を値は、全てのプログ ラミングモードに与いてデパイス効率にとつて 概めて政要である。従つて、絶録層 5 6 8 (Cd2 に影響を与える)及び567F(C12に影響を与 える)を独立的に制御する能力は楽しく有益で ある。更に、極めて輝い絶線階 5 6 7 F を形成す ると共により厚い絶縁備.568を形成することに よつて、電気的にプログラム可能であり電気的 に商去可能なデバイス (EEPROM)を構成可能 である。何故ならば、韓い絶級階 567Fは電子 的トンネル動作によつてプログラム及び前去さ せる為に使用するととができ、一方、厚手の船 最勝 5 68はドレイン拡散領域にトンネル動作す 特開昭57- 50476(16)

し、上記年1実施例に於けると同じ様にドービ ングするととによつて N<sup>+</sup> 領域を形成する。次に、 ・とれらの露出したソース・ドレイン領域を200 ↓~ 6,000 1の範囲の厚さに酸化させる。前述 の実施例の場合とは異なり、この酸化物は剝離 せず、ドレイン領域520D上にグート絶景層 568を形成する。次いで、マスキング用盤化シ リコン 560 をエツチングし。酸化物 存層 550 をデイップ・エッチングして。ドレイン假娘上 ではたくチャンネル領域内のシリコン 518 を 貫出させる(ドレイン上の酸化物 568は、との デイツア・エッチ (dip etch) の部分的薄層化 を十分に被債可能な解さに成長させる)。次に、 群い絶縁暦 5 6 7 F (餌 6 B図 ) をチャンネル個 城内に形成する。これは 5 0 Å ~ 1,000 Å の飯 既の厚さに成長させた熱酸化層としても良いし、 又200 Å以下の厚さの熱塩化増としても良い。 本実施例プロセスの残部は第1実施例のものと 同じである。これら2つの実施例の主要を相違 は、第1実施例においては、ゲート絶縁層は、

80

ること無しにフローテイング・ゲート 514Fの ドレイン (Cd 2) への結合を向上させる機能を 有する。

第1実施例に戻つて説明すると、回路条件に 応じて。50万至1,000人の厚さを有するゲー ト酸化物解 526 Fをウェハ製面上に成長形成す る。本産業分野では良く知られていることであ るが、 5 2 0 D の様な高ドープ N<sup>+</sup> 領域上の熟酸化 速度は、 518 の様な低Pドープ 倒坡上の酸化速 度の数倍になることもある。N<sup>+</sup>ドーピング復度 を 5 × 10<sup>18</sup> ~ 5 × 10<sup>19</sup> cm<sup>-5</sup> の範囲内に制御す ることによつて、Pナヤンネル領域 518 上及 び N<sup>↑</sup> ドレイン領域 5 2 0 D 上の両方の酸化速度を 正確に制御するととが可能である。例えば、 EPROM(電気的にプログラムし、紫外級消去 可能な)デバイスが必要な場合には。チャンネ ル 5 1 8 上の酸化物層 5 2 6 F は約 2 0 0~1.000 Å の間の厚さに成長させ、ドレイン 520 上の酸化 物は稍々厚手にするだけで良い。 BEPROM(電 気的にプログラムし、電気的に指去可能な)デ

バイスが必要な場合には、チャンネル上の酸化物 間 5 2 6 F はより 薄手、 即 5 5 0~2 0 0 Å の 顧 間 に 成長させてトンネル 動作を可能とし、ドレイン 5 2 0 上の酸化物 層の 厚さは ドレイン上でのトンネル 動作を起こさせたく ない 場合に はかなり 厚手に 数定すれば良い。 一方、 質 製 5 1 8 上の酸化物 層を EPROM デバイスの場合と 同様に 成 長させ、その後本発明者の米 副 特許

無 4,115,914号に配繳してある付加的なマスキングステップを用いてトンネル用酸化物層の 領域を形成するととも可能である。即ち、そのステップとは、先ず餌 5 B B M に 5 1 5 F で示した領域の酸化物層 5 2 6 F の部分をエッチング除去し、次いで貸出したシリコン製面上に 5 0 乃至 200 人の範囲の厚さの買いトンネル用酸化物層を成長させるものである。

このゲート酸化ステップの次に、ゲート酸化物 5 2 8 F を介して P 型 不納物 ( 好ましくは \*\*ロン ) の住入を行ない、ソース・ドレイン領域 5 2 0 の各版経典提対間の領域 5 1 8 4 9

6

5 1 4 F ) は、個別的に対応する N<sup>+</sup> ソース・ドレイン領域(例えば、領域 5 2 0 D ) の上方でそれと並履して設けられる。各細条部は、対応するソース・ドレイン領域と重要するだけでなくとの拡散徴域の左側のチャンネル領域 5 1 8 とも部分的に重量する(ここで、「左便」ということは、例えば、 都 3 A 図 中郷 5 C 図に示した如く 拡散 N<sup>+</sup> ソース・ドレイン領域 5 2 0 の断面図においてとの領域 5 2 0 の左側という意味である)。

ストリップ即ち細乗部 5 1 4 F を形成するマスキングステップは重要なアライメントステップ
である。そのステップは、プロセスの中で、ポリンリコンパターン 5 1 4 F とソース・ドレイフ
拡数パターン 5 2 0 との間に極めて良好なアライ
メントを要求するものである。もしも、細条な
5 1 4 F があまりにも拡散領域 5 2 0 の左側に ステ ベイスのフローティングゲートはチャンネルと
より強く結合されドレインとはより器く結合され 特別昭57- 50476(17)

のチャンネル領域を10<sup>18</sup>~10<sup>18</sup>不納物原子数 / cm<sup>2</sup> の表面機底にドープさせる。この注入は 約50 keVで行なり。又、この注入はゲート酸化 ステップの前に行なりことも可能である。しか しながら、チャンネル領域における実際のドー ピングレベルは所望とするデバイス・スレッシュホールドや客を込み復圧に基づいて決定され

ポロン注入の後に、従来のポリシリコン塩検技術を使用してウェハの表面上にポリシリコン514を約1,000万至3,000Åの厚さに付着形成する(第5B図参照)

次いて、従来のドービング技術を使用して設 ポリンリコンを N<sup>t</sup> 導幅型に変換させる。典型的 にはホスホラスを使用してポリンリコンをドー プするか、所望により他のN週ドーパントも使 用可能である。

次化、ポリシリコン 5 1 小をマスクし公知技術を使用してエフチングを行ない複数値のストリップ ( 超条部 ) を形成する。各細条部 ( 例えば、

60

場合にはその逆の結果が発生する。拡散領域 520の組及び間隔 518を設定する場合には、デ パイス(全ての異なったEPROM及びEEPROM 実施例に於いても2層間のアライメン を破れている全でのがになってがいる。 である様とでも全でのがにないない。 でもさる様に数定されればなる。とはなる。 大のではないないないないないないないである。 世紀でするが、といるのでである。 ははかいないが、でいるのでである。 ははかいないないないないないない。 では、かいないないないないないない。 ははかいている。 ははかいている。 ははかいている。 ははかいている。 ははかいている。 ははかいできる。 ははかいできる。 ははかいできる。 ははかいできる。 ははかいできる。 ははかいできる。 ははかいではないないないが、 にはかいている。 ははかいできる。 ははかいではないののではない。 にはないている。 はないではないないないのではない。 にはないではないののではない。

尚。餌5 C 図はとの食階における構成を示しており、そとに示される如く、 P 製造板 530は領域 520 D で例示する如くその中に形成された N<sup>+</sup> 型のソース・ドレイン領域を有しており、 装置表面上にはゲート像化物 52 6 F が形成され ており、ゲート 5 1 4 F で例示する如くフローテインググート 5 1 4 F の 1 部 がソース・ドレイン 倒敏 5 2 0 D L との間のチャンネル 倒敏 5 1 8 L 上に延在する様にソース・ドレイン 倒敏 5 2 0 上にはポリシリコンより 成るフローティングゲート が形成されてかり、ソース・ドレイン 倒敏 5 2 0 の左側及び 5 1 8 が形成されている。

ポリシリコンの 細条部 5 1 4 F , 5 1 4 F L , 6 1 4 F R 等は本 装 置の表面上に沿つて延在してわり、2 番目のマスキング及びエッチング操作が施されて各フローテイングゲート 5 1 4 の 後方向寸法が確定される。(ととで、3 つの 翻条部 5 1 4 F L , 5 1 4 F R は単に例示に過ぎず、全メモリアレイのほんの 1 部 だけ が例示に 示されている だけであつて、例えば 3 A , 3 B 圏 や館 5 A ~ 5 G 図に示した構造は 両側では 全ての方向に 延在するものであるととに注意すべきである。)次いで、本構造体を公知の方

526Fを200 Åにエッチングする。その袋に、本装置上に第2 酸化物 526Cを成長形成する。酸化物 526Cは、フローテイングゲート514FL、514FR(第5 C、無5 D 図 参照)及び割卸ゲート電電を形成すべき第2ポリンリコン層 514C間の電極間分離酸化物腦を形成する。

世化物層 5 2 6 C を形成する 為に使用した敗化工想を使用して、ポロンを成長酸化物層内に再分布させることによりフローテイングゲート 5 1 4 F L、5 1 4 F R によつて被着されていないナヤンネル似紋内のポロン機度を実力しては少させることが可能である。これによりてフローテイングゲート 領域 5 1 4 F L、5 1 4 F 及び 5 1 4 F R で優われていないチャンネル部分のスレッシュホールド電圧を減少し、このチャンネル部分の相互コンダクタンスを増加させている。

数化物層 5 2 6 C を形成するととは、フローティングゲート 6 1 4 F を作成したときに 寛出された 既分 5 6 9 内Kトンネル用酸化物層 5 6 7 F ( 毎

特開昭57- 50476 (18)

法で酸化してポリシリコンの各細条部 5 1 4 Pの 雪出表面上に選定厚さ(典型的には約 1,000Å) の酸化物層 5 2 6 C を形成する。

酸化物層 5 2 6 C を成長形成する前に、ある実施例においては、本装置に酸化物エッテングを筋こし、よりシリコンのストリップ 5 1 4 F L し、5 1 4 F R 間の貸出領域内のゲート酸化物

133

一方、電低間分離層 5 2 6 C は館化シリコンを付着させて形成することも可能であるし、又短期間の酸化の硬に盤化シリコンを付着させる複合形態で形成するととも可能である。とのサンドイッチ構造は、半導体技術において公知のものである。

絶縁層 526C の形成後、 銀 2 導電層 514Cを付着形成する。 監導電層はポリシリコンでも良く、 又関後の酸化工程に耐え得るものならば低固有抵抗のシリサイド又は耐火性金属で構成す

ることも可能である。しかし、酸準電層をポリ シリコンで構成することが行ましい。

第2ポリシリコンド 514Cの形成様、本製置をマメタしエッチングして、従前に形成したポリシリコンの翻集部 514FL,514F,514FR に 軽度なポリシリコン居 614Cの翻集部を形成する。絶録暦 526C及びポリシリコンの卸集部 514FL,514F,514FRを通してエッチングを行ない下層のグート酸化酸 526Fを製出させる。その結果得られる報成は第5G 図に平面図として示してあるが、金属リード線 535 は示してない。

重要な点であるが、所包により、ソース・ドレイン領域520DL、520D、520DR間の前述したポロンのフイールド注入はプロセスのこの設備で行なりことも可能である。これがなされると、第562図の平面図とのでは、第562図の平面図に示した機に領域639及び519内にフィールド注入がなされる。この段階で、ポロンを約1×10<sup>13</sup> 万至5×10<sup>13</sup> 級子数/cm<sup>2</sup>に注入させる。

ØĎ

ピング農産を有するので、例えばチャンネル領域 518C 及び 518F の相互コングクタンスは 酸少されない。 この構成に かいては、フローティングゲート 領域 514F 1、514F 1 及び 514F R を形成する ポリンリコンをエッチングしてイオン注入を行なう前にフローティングゲート間のフィールト領域内に個別的なフローティングゲートを形成する。

別のプロセスにおいては、第5日図に示した如く、第出されたままのフィールド部分で導促性ストリップ 514C 及び 514FL、514F及び 514FRで取り囲まれた部分にポロンを注入することが可能である。この実施例では、イオン注入は実効的にしかも自動的に解 5 日図の価値を入け、対した第14F 及び 514C の補完領域に自己整合される。これにより、拡致領域 520Dと、例えば、チャンネル値域及びフィールドとの接合容費を約半分には少させる。何故ならば、フィールドイオン注入によって各拡散値域 520(第5 C 図、第5 D

詩開昭57- 50476 (19)

ポロン注入は。 第 5 E 図及び餌 5 G 図の領域 539及び519によつて表わされた第1及び部 2 ポリシリコン膳 (514F,514C; 餌5D包。 第 5 E 図、額 5 G 図 )の補完領域と自動的に自 己整合される。例えば、N<sup>+</sup>拡数領域520Dの イオン住入に鷲星された部分にかいては、 N<sup>†</sup> 拡散領域 5 2 0 D が自動的に ポロン を週 稍價する。 P型ポロンは、ドレイン及びゲート電框520D。 5140の失々に印加される高書を込みば圧でフ イールド反転が起こるととを防止し。又各フロ ーテイングゲートのチャンネル領域の蟷部 529 ( 無 5 E 図 参照 ) でのチャンネルドーピングを 向上させ、響色込み効率を増加させている。何 故たらは、チャンネルの低関にドープされた領 娘にかけるよりも、テャンネルのより高度にド ープされた個娘における方がホットエレクトロ ンの住入はより効果的であるからである。又。 ソース・ドレイン領域、例えば 5 2 0 D 及び 520DR( 餌 5 C 図 48 照 ) 。間の各チャンネル の端部 5 2 9 (第 5 E 図 ) のみがより高度のドー

図、無5 E 図)の右側のみが高級度に P 型にドープされ、しかも隔れ、風肌路に対する適当を保護を得ることができる。 この契頼例においても、ポロンを約 I × 10<sup>18</sup> 乃至 5 × 10<sup>18</sup> 原子数 / cm² に注入させる。

02

次いで、分離用熱酸化ステップを実施し本装置の上表面及びフィールド値域上に約 1,000~5,000 Åの厚さの分離用熱酸化物海を放長形成する。この酸化ステップにおいて、餌 2 ポリシリコンド 514Cを制御ゲートストリップに形成し無1 ポリシリコン脂を分離されたフローティングゲートに形成するエッチング操作によつて製出された紙1及び第2ポリシリコン脂(514FL,514FR,514C)の伽部領域をも酸化させる。

次いで、図面には示してないが、熱酸化物層上に従来の熱処理方法によって高密度化されば 流動化されたホスホラスをドープしたパイロガ ラスを付着形成する。このホスホラスをドープ したガラスを設けることにより、本装置の電気 的特性を変更する様々不要の汚染物に対し本数 健に付加的な保護を与えることができる。尚、 製造プロセスのその他の部分はスタンダードを ものを適用すれば良い。

第5 P図は、保護層を付物形成する前の免別では、保護層を付物形成する前の免別である。 層 5 3 4 性級値形状である。 層 5 3 4 性級値形状である。 解 5 2 0 Dの 如きったがラスでもり、 又層 5 35 ででは、 というのでは、 ないのでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないのののでは、 ないののでは、 ないのでは、 ないのでは、 ないのでは、 ないののでは、 ないののでは、 ないののでは、 ないののでは、 ないのでは、 ないの

上述の説明は、アレイ内のプログラム可能な

れたチャンネル領域上方で、例えばフローテイングゲート 5 1 4 F L , 5 1 4 F , 5 1 4 F B ( 解 5 D 図 4 版 ) 下方の酸化膜 5 2 6 F 内 K 形成する。とれらの規定領域をゲート酸化膜 5 2 6 F から下間のシリコンに選する塩エッチング酸去し、次いて本検治体を再び酸化して約 5 0 ~ 1 5 0 Åのゲート酸化膜を形成する。

一方、無出領域内に動യ化膜を約50~100 よの厚さに成長形成しても良い。この場合には、 それに続いて記りポリシリコン層の付着で始ま る上版プロセスを実施する。

上述した最後の実施形態の特徴としては、 ポリシリコン暦 514 が形成されエンチングされる場合に離出されているトンネル用酸化物階のどの部分も酸化されて、電電間分離用酸化物階 526 Cを形成する為の関後のウェハの酸化をする既だトンネル現象が起こらない様々厚さになるということである。

以上辞訳した装置は、特に集積度が高くコンパクトなアレイを提供するものである。 本発明

特別昭57- 50476 (20)

接触の製造についてのみ行立つた。デコード、バッファー、験理操作の為に本接触の関辺リコでは、期 1 層 ポリシリコン、ゲート 獣種用金属化りのりコン、ゲート 獣種用金属化良い物を使用して従来の方法によつて形成すれば良いをしたがら、この様がトランジェタを形は良いから、これを合させる為に付加的なマスキングステンプを必要とする場合もある。勿論、関辺回路はするのアイソブレーナ MOS 技術を使用して形成することも可能である。

別の実施例である電気的に消去可能な装置、即ち E E P R O M の製造プロセスは、上述した 紫外酸で消去可能な装置の場合と程度同じであるが、ソース・ドレイン 微敏 5 2 0 を形成する為の ポロン注入とフローテイング・ゲート 電極 5 1 4 P 等を形成する為の ポリンリコン付着と の間に付加的な マスキングステップを必要とする点が異なる。 薄いトンネル用絶線物の部分を、ソース・ドレイン 微敏 5 2 0 D L , 5 2 0 D R から 離

ØĐ

においては、ドレイン対フローテイングゲート 容量 Cd とフローテイングゲート対制 間がート容 量 Cc の比は 0.3 より大きいことが 値ましい。 従 来技術では、 この比は 0.1 以下にすることが 銀 ましいとされていた。 解 4 図に関し上述した如 く、 これら 2 つの容量比を 増加することにより フローティングゲート 電位 が効果的 に増加する。

るので、ドレインはフローテイングゲートの告 き込みの際に使用すべく水平方向及び垂直方向 の両方の加速及び注入電界を与えることができ る。

本発明の別の実施例にかいては、ポリシリコンの銀1届514Fとポリシリコンの銀2届514Cとの間に多届サンドインチ型絶録構造を使用することが可能である。1実施例としては、ポリシリコンの銀1届514Fを約50万至500人の厚さに無酸化させ、次いで盤化シリコンを有する銀金を公知技術(例えば、連続的なまで、次の最近でありない。その結果得られる構造は、ビンホールの影響を最小とし、又下層のチンテをある機関をして確気や他の不純物から保護することを可能とする。

との窒化シリコン層の付着形成の後に、ある 場合には、ポリシリコン付着用の層として機能 する硬化物準備を形成するとともでき、一方、 上記銘化シリコンの上面を熱酸化してこの酸化

(79)

チャンネル上の熱縁層 5.67下の厚さによつて、EPROM装置とも EEPROM装置ともなる。
EPROM装置の場合には、この厚さは電子的トンネル動作が起こらない様を厚さであり、一方、EEPROM装置の場合には、層 5.67下は書き込み及び消去時にトンネル動作が起こる程度に十分

薄く形成する必要がある。

以上、本発明の特定の実施例に付き説明したが、本発明はとれら契施例に限定されるべきものではなくその技術的範囲内に於いて想々の変形が可能であるととは勿論である。

#### 4. 図面の簡単な観明

**時間昭57-50476(21)** 

物海岸を形成しても良いし、又は肢背層を形成 せずにそのままとしても良い。

更に、上述したゲート酸化物層は、例えば、 シリコン酸化物及びシリコン酸化物の複合層を 有する絶数構造に置き換えることが可能である。

60


ンネル前去実施例の場合にのみ存在する)。無 3 A 図は第2 図に示した増加した駆動を省する フローティングゲートの単一拡散領域実施例で 構成した3つのセルを示した断面図(トンネル 摘去部を眇けても設けなくとも良い)。 無3B 図は餌 3 A 図に示した単一拡散領域突縮例の 3 ×3アレイを示した平面図、餌4図は本発明装 置と従来装置とに対しフローティングゲート上 の鼈圧と比Cd/Ccとの関係を示したグラフ ·(Cdはドレイン対フローテイングダート容量で Ccは飼御ゲート対フローティングゲート容量)。 餌 5 A 図乃至餌 5 G 図は本発明の高級發展アレ イを製造するプロセスを示した説明図、第6A, 6 B 熨は本発射の高密度アレイを形成する第 2 の製造プロセスの順序に与ける最初の数ステッ プを示した断面図、糾6C図は餌2の製造プロ セスで製造した EEPROM 装置の断面図、餌で 図はN型基板内のPウェル内に形成した完成し た構成を示す断節図である。


(符号の説明)

# 214C : 創毎ゲート 214F : フローテイングゲート


2 1 8 : チャンネル

特許的顧人 エリヤホ ハラリ 代 選 人 小 槍 一 男 同 小 後 正 男 特開昭57- 50176 (22)





83






FIG.4

# 特開昭57- 50476 (23)

